台積電三層cake架構: 算力、封裝、光互聯
https://q.futunn.com/feed/116595232735236?chain_id=D1ZKegiRp2cM3g.1l0m4lj&global_content=%7B%22promote_id%22%3A13766%2C%22sub_promote_id%22%3A1%2C%22f%22%3A%22news.futunn.com%2Fhk%2Fmain%22%2C%22b%22%3A%22CTA_conversion%22%7D&src=3第一層——運算層：傳統GPU/CPU等算力芯片，是算力基礎底座；
第二層——運異質整合層：3D IC、先進封裝，解決芯片算力堆疊問題；
第三層——運光子與光互連層：台積電明確為未來最重要一層，行業從電互連全面轉向全光化，是算力突破功耗、帶寬瓶頸的唯一方向。
頁:
[1]